Requested Patent:

JP61123969A

Title:

MICROPROCESSOR;

Abstracted Patent:

JP61123969;

Publication Date:

1986-06-11;

Inventor(s):

OMURA HISAHIDE;

Applicant(s):

YOKOGAWA HOKUSHIN ELECTRIC CORP;

Application Number:

JP19840245685 19841120;

Priority Number(s):

IPC Classification:

G06F13/28;

Equivalents:

JP1020457B, JP1535089C;

ABSTRACT:

PURPOSE:To attain a bus change-over means enabling improvement of the performance of the DMA and microprocessor with a simple constitution, by disconnecting the I/O bus necessary for DMA processing, only at time of DMA, from the internal bus.

CONSTITUTION: After starting the DMA, the microprocessor muPU 1 sets up a bus disconnecting command in the bus control register 2. The register 2 upon receipt of the command activates the local bus arbitrator 81 to disconnect the bus, requesting the master control circuit 9 for bus right and as representative, requests the muPU 1 for bus rights. The muPU 1 when there is request for bus rights interrupts the process underway and grants bus right. A local bus arbitrator 81 activated by a master control circuit 9 to disconnect the bus, disconnects an internal bus 3 and a local bus 61. Upon completion of this control, request for DMA is carried out with the local bus arbitrator outputting permission signal to the DMA controller and the DMA is started.

⑲ 日本 国 特 許 庁 (JP)

①特許出願公開

@ 公 開 特 許 公 報 (A) 昭61 - 123969

⑤Int Cl.⁴

⑪出 願 人

識別記号

庁内整理番号

❷公開 昭和61年(1986)6月11日

G 06 F 13/28

B-7165-5B

審査請求 未請求 発明の数 1 (全6頁)

図発明の名称 マイクロプロセッサ装置

②特 願 昭59-245685

20日 類 昭59(1984)11月20日

砂発明者 大村

久 英

武蔵野市中町2丁目9番32号 横河北辰電機株式会社内

横河北辰電機株式会社 武蔵野市中町2丁目9番32号

砂代 理 人 弁理士 小沢 信助

明細鬱

1. 発明の名称

マイクロプロセッサ装置

2. 特許請求の範囲

マイクロプロセッサと、このマイクロプロセッ サに内郎パスを介して結合するパスコントロール レジスタと、前記マイクロプロセッサに内部パス。 ドライバ/レシーバ及びローカルバスを介して枯 合するダイレクトメモリアクセスを行う入出力装 置と、前記ローカルバスに結合しダイレクトメモ リアクセスを制即するダイレクトメモリアクセス ・ コントローラと、前記バスコントロールシジスタ からの信号に従って前記ダイレクトメモリアクセ スコントローラにローカルバスのマスター権を許 可する個月を与えるローカルパスアピトレータと、 **前記マイクロプロセッサと前記ローカルバスアビ** トレータとの間に設けられバス切扱の創御を行う マスターコントロール回路とを始え、ダイレクト メモリアクセス時にのみ当該ダイレクトメモリア クセス処理に必要な入出力装置が接続されるロー

カルパスを前記内部バスから切削すようにしたことを特徴とするマイクロプロセッサ 装置。

3. 発明の詳細な説明

(産業上の利用分野)

本発明は、ダイレクトメモリアクセス(以下 D M A と略す)のパフォーマンス向上の為のパス切換制仰手段を婚えたマイクロプロセッサ(以下 μ P U と略す)装置に関するものである。

(従来の技術)

提来、μΡUと、これにバスを介して結合する 複数の入出力装置(以下 I / O と略す)と、各 I / O 間で D M A を行うための D M A コントローラ とを備えたマイクロプロセッサ装置において、 D M A 時には、 D M A マスターが内部バスを専有す るものと、内部バスを専有せずサイクルスティー ル方式をとるものとがある。

(発明が解決しようとする問題点)

しかしながら、 D M A 時に D M A マスターが内 部パスを専有するものは、 μ P U の処理パフォー マンスが低下するという問題点があり、又、サイ クルスティール方式をとるものは、 D M A のパフォーマンスが低下するという問題点があった。

本発明は、これらの固菌点に盛みてなされたもので、その目的は、簡単な構成で、DMAのバフォーマンスが向上できるバス切換手段を構えたル P装置を実現することにある。

(問題点を解決するための手段)

カルバス 6 1 、 6 2 のマスター権を許可する信号を与えるローカルバスアピトレータ (L O C A L B U S A R B I T R A T O R) 、 9 は μ P U 1 と各ローカルバスアピトレータ 8 1 、 8 2 との個に設けられ、バス切換の制御を行うマスターコントロール回路である。

このように循成した装置の動作を第2回を参照 しながら説明する。ここでは、パスの切削し接、 DMAを行う場合を例示する。

の間に設けられバス切換の胡即を行うマスターコントロール回路とを備え、ダイレクトメモリアクセス 50 世ス時にのみ当該ダイレクトメモリアクセス 50 理に必要な入出力装置が接続されるローカルバスを 前記内部パスから切離すようにしたことを特徴とするものである。

(安施例)

以下、図面を用いて本発明の実施例を詳細に、説明する。

第1図は本発明装置の一実施例を示す構成プロック図である。図において、1はμPU、2はこのμPU1に内部パス3を介して結合するパスコントロールレジスタ、41、42は内部パス3、ドライパ/レシーパ51、52及びローカルパス61、62を介してμPU1に結合する I / O で、これらはDMAを行うことができるようになっている。71、72はローカルパス61、62に結合し、DMAを制御するDMAコントローラ、81、82はパスコントロールレジスタ2からの借号に従ってDMAコントローラ71、72にロー

してパス権の要求(BREQ)を行う(ステップ
3)。マスターコントロール回路9は、個々のローカルパスアピトレータから要求されるパス複要
求を代表して、μΡU1にパス権要求(HALT)
を行う(ステップ 4)。

μ P U 1 は、マスターコントロール回路 9 から パス権要求(HALT)があると、現行の処理を 中断し、マスターコントロール回路 9 にパス権の 許可(G R A N T)を与える(ステップ 5)。こ の時点から、パス上をアクセスするものはなくな り、パスへの外乱も許される。

パス権を得たマスターコントロール回路9は、 パス権要求の出ていたローカルパスアピトレータ に対して、パス切離し処理のための起動(BUS MASTER)を与える(ステップ6)。

マスターコントロール回路9よりパス切離し処理の起動を与えられたローカルパスアピトレータは、パスドライバ/レシーバに対して初節信号 (ON/OFF)を出力し、内部パス3とローカルパス61(62)との切削しを行う(ステップ 7)。この制御が終了した時点で、DMAコントローラ71(72)よりDMAの要求(DRQH)がローカルパスアピトレータに対して行われると、ローカルパスアピトレータはそのDMAコントローラに対して、許可信号(DGRNT)を出力し、DMAを開始することができる。

パスの切削し処理が終了すると、ローカルパス アピトレータは、マスターコントロール回路9に 対して出力していたパス権要求(BREQ)をオ フとし、パス権の返卸(パス権開放)を行う(ス テップ8)。

マスターコントロール回路9は、個々のローカルパスアピトレータ81(82)からのパス福度 求がすべてなくなった時点で、ルPU1に出力していたパス権要求(HALT)をオフとし、パテップの時点で、ルPU1は、再び内部パスクラン。この時点で、ルPU1は、再び内部にアックで、カーカルパス上の「/〇に対して自由にアクセスを行うことができるようになる。又、DM

以上説明したように、本発明は、DMA処理に必要な「/Oのバスを、DMA時のみ内部バスから切離すようにしたもので、本発明によれば、簡単な情成で、DMAのパフォーマンスと、 μPUのパフォーマンスとが向上できるバス切換手段を備えたμPU装置が実現できる。

4. 図面の簡単な説明

第1 図は本発明装置の一実施例を示す構成プロック図、第2 図は動作の一例を説明するための動作説明図である。

1 ... # P U

2 … バスコントロールレジスタ

3 … 内部パス 41, 42 … [/0

51.52…ドライパノレシーバ

61,62…ローカルバス

71.72 ··· D M A コントローラ

81.82…ローカルパスアピトレータ

9 …マスターコントロール回路

特許出願人 模河北层電機株式会社代 现 人 弁理士 小 沪 信




Aの起動された 1 / Oは、ローカルパスを専有して D M A を行い続ける。ここで、現在、ローカルパスが内部パス 3 に接続されているか否かは、パスコントロールレジスタ 2 の中のオン、オフスティタス (O N / O F F S T A T U S) を μ P U 1 倒から接むことによって 22 賞することができる。

DMAが終了したら、「RQ(インターラブトリクエスト)にてμPU1に処理終了を知らせ、μPU1はパスの接続の為のコマンドを、パスコントロールレジスタ2に与え、パス切離しと同様のシーケンスにて、ローカルパス61(62)の内部パス3への接続を行う。

尚、上記の説明において、内部バス3とローカルバスとの切削し及び接続は、ドライバ/レシーパのディレクション・アウトブット・イネーブル等の割卸にて行うものであるが、この時、バス格を得てから所定の処理を行うという手法をとることによって、バス切換時のバス上への外租による誤動作を防ぐことができる。

(発明の効果)

第.1 図 ON COM BUS OF COM ON COM OF COM ON COFF REGISTER ON/OFF 1/02 DMA CONTROLLER DROH DGRNT DROH DGRNT I/O I DMA CONTROLLER I/O1 LOCAL BUS ARBITRATOR 1/02 LOCAL BUS ARBITRATOR SNOFF F ON/OFF LOCAL BUS AM BUS D D 4 4 BUS MASTER BREQ BREQ BUS MASTER μPU 51' DRIVER/ RECEIVER 1/02 1/01 52 DRIVER/ RECEIVER GRANT 42 MASTER CONTROL 12% ステップ5 ステップリ



特開昭61-123969(5)

手統補正 四(方式)

60.4.5 昭和 年 月 日

特許庁長官、股



1. 事件の表示

昭和59年 特 許 願 第245685号

2. 発明の名称。

マイクロプロセッサ装置

6. 補正の対象

昭和60年3月6日

図面の第1図及び第2図

(発送日 昭和60年3月26日)

5. 補正命令の日付

7. 補正の内容

図面の第1図及び第2図を別紙の通り補正する。

以上

3. 補正をする者

事件との関係 特 許 出 類 人

住 所

東京都武蔵野市中町2丁目9番32号

氏 名(名称) (650) 横河北辰電機株式会社

横河北辰電機株式会社内

電話 (大代) 0422-54-1111

氏名 (6692) 弁理士 小沢信助の



第1図

